课题组长期诚聘“泓深青年教师”（助理研究员），研究方向需求请详见实时更新主页：http://www.corticalchip.com/
石匆，博士，研究员，博士生导师，首批重庆“英才计划”青年拔尖人才，重庆大学“百人计划”学者
专业领域：数字芯片集成电路设计，电路与系统，类脑计算，图像处理和计算机视觉
1. 联系方式
E-mail: shicong@cqu.edu.cn
办公地址: 重庆市沙坪坝区沙正街174号公司A区主教学楼2209
2. 教育工作经历
2019.02-至今 公司 十大网投平台信誉排行榜，研究员，博士生导师
2015.02-2018.12 哈佛大学医学院 Schepens视觉科学研究中心，博士后
2009.09-2014.07 清华大学 电子工程系，博士研究生
2009.09-2014.06 中国科学院半导体所 超晶格国家重点实验室，博士研究生（教育部高校-中科院联合培养项目）
2003.09-2009.06 哈尔滨工业大学 电子科学与技术系，本科、硕士研究生
3. 招生信息
石匆博士长期从事智能视觉图像处理和人工神经网络芯片电路设计、系统集成及应用算法研究，共发表学术论文50余篇，包括集成电路设计顶级期刊IEEE JSSC和顶级会议ISSCC等。担任IEEE TNNLS、IEEE TCSVT、IEEE TBioCAS、IEEE TCAS-1、IEEE TCAS-2 、IEEE TVLSI、IJCV等人工智能、电路与系统、计算机视觉领域顶级期刊审稿人。获得8项国内外授权发明专利。
目前研究方向：面向智能视觉图像处理和类脑深度神经网络的模型算法、数字芯片与系统设计
现招收具有电子或信息类专业基础的博士、硕士研究生。课题项目面向学术前沿，主要涉及图像视频处理、人工智能算法和数字集成电路Verilog设计。课题组具备良好的工作环境，提供优厚的津贴补助、成果奖励及企业赞助奖学金，课题组与哈佛大学、清华大学、中科院等国内外顶尖科研机构具有长期密切交流合作，对直博生和组内硕士提拔深造的博士生确保哈佛大学访学1年机会。课题组现有教授/研究员1人，讲师/助理研究员1人，在读博士生5人，在读硕士生10人，已毕业硕士生4人，已毕业本科实习生1人。课题组成员信息及毕业去向请见：http://www.corticalchip.com/
招生专业
学术型博士： 信息与通信工程 (081000)
学术型硕士： 信息与通信工程 (081000)
专业型硕士： 电子信息 (085400)
招生说明
1. 对硕士起点的博士招生，需有多媒体信号处理或机器学习的应用背景项目经历，并开发过相应的专用芯片或FPGA系统，本科和硕士期间专业不限。
2. 对保研（含直博）和考研生，本科需为电子信息、电子工程、通信工程、信号处理等专业，欢迎来自这些专业、并有意愿进入国家人才紧缺的IC设计业、从事领域专用（domain-specific）智能芯片开发的同学。对本科专业为集成电路、微电子的同学，须已具备较强的软件或硬件代码编程能力，因为数字IC设计主要是写软件程序验证算法、写Verilog代码实现硬件逻辑功能、借助自动化工具脚本快速实现芯片版图或者FPGA原型系统，几乎不需要器件物理和底层晶体管级电路版图手动定制设计能力。
课题组师生最新动态及成就奖励请见实时更新主页：http://www.corticalchip.com/
4. 代表作论文
1. TripleBrain: A Compact Neuromorphic Hardware Core with Fast On-Chip Self-Organizing and Reinforcement Spike-Timing Dependent Plasticity
Haibing Wang, Zhen He, Tengxiao Wang, Junxian He, Xichuan Zhou, Ying Wang, Liyuan Liu, Nanjian Wu, Min Tian, Cong Shi*. IEEE Transactions on Biomedical Circuits and Systems: 2022. DOI: 10.1109/TBCAS.2022.3189240 (Early Access)
2. A Low-cost FPGA Implementation of Spiking Extreme Learning Machine With On-chip Reward-Modulated STDP Learning
Zhen He, Cong Shi*, Tengxiao Wang, Ying Wang, Min Tian, Xichuan Zhou, Ping Li, Liyuan Liu, Nanjian Wu, Gang Luo. IEEE Transactions on Circuits and Systems II: Express Briefs: 2022, 69(3), pp. 1657-1661.
3. DeepTempo: a Hardware-Friendly Direct Feedback Alignment Multi-Layer Tempotron Learning Rule for Deep Spiking Neural Networks
Cong Shi*, Tengxiao Wang, Junxian He, Jianghao Zhang, Liyuan Liu, Nanjian Wu. IEEE Transactions on Circuits and Systems II: Express Briefs: 2021, 68(5), 1581-1585.
4. A Low-cost High-speed Object Tracking VLSI System Based on Unified Textural and Dynamic Compressive Features
Wei He, Jie Zhang, Yingcheng Lin, Xichuan Zhou, Ping Li, Liyuan Liu, Nanjian Wu, Cong Shi*. IEEE Transactions on Circuits and Systems II: Express Briefs: 2021, 68(3), 1013-1017.
5. A Streaming Motion Magnification Core for Smart Image Sensors
Cong Shi*, Gang Luo. IEEE Transactions on Circuits and Systems II: Express Briefs: 2018, 65(9), 1229-1233.
6. A Compact VLSI System for Bio-Inspired Visual Motion Estimation
Cong Shi, Gang Luo*. IEEE Transactions on Circuits and Systems for Video Technology: 2018, 28(4), 1021-1036.
7. A 1000 fps vision chip based on a dynamically reconfigurable hybrid architecture comprising a PE array processor and self-organizing map neural network
Cong Shi, Jie Yang, Ye Han, Zhongxiang Cao, Qi Qin, Liyuan Liu, Nan-Jian Wu*, Zhihua Wang. IEEE Journal of Solid-State Circuits: 2014, 49(9), 2067-2082.
8. A 1000fps vision chip based on a dynamically reconfigurable hybrid architecture comprising a PE array and self-organizing map neural network
Cong Shi, Jie Yang, Ye Han, Zhongxiang Cao, Qi Qin, Liyuan Liu, Nan-Jian Wu*, Zhihua Wang. IEEE International Solid-State Circuits Conference (ISSCC): 2014, 128-129.
完整论文列表及更多详细内容请见实时更新主页：http://www.corticalchip.com/
